P064 Patent Enhanced Data

{
  "data": [
    {
      "pn": "CN101595528B",
      "patent_id": "02515f4b-1506-4c99-8101-9242f916bd99",
      "first_claim": [
        {
          "lang": "CN",
          "claim_text": "<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-con>1.一种存储器装置(100、610)，其</seg-con><seg-trans>包括：</seg-trans></div>\\n\n<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-refi>非易失性存储器单元(208、308)阵列(104、300)，其被组织为多个可擦除的物理块(340)；及</seg-refi></div>\\n\n<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-refi>电路(108、110、116)，其用于控制和/或存取所述非易失性存储器单元(208、308)阵列(104、300)；</seg-refi></div>\\n\n<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-refi>其中所述用于控制和/或存取的电路(108、110、116)适于界定具有预定数目的一个或一个\n以上物理块(340)的第一逻辑擦除块和具有预定数目的两个或两个以上物理块(340)的第二逻辑擦除块；</seg-refi></div>\\n\n<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-refi>其中所述第二逻辑擦除块具有与所述第一逻辑擦除块不同数目的物理块(340)；</seg-refi></div>\\n\n<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-refi>且</seg-refi></div>\\n\n<div class=\\\"indep-clm\\\" num=\\\"1\\\"><seg-refi>其中所述电路适于在擦除操作期间同时选择一第二逻辑擦除块的所述两个或两个以上物理块。</seg-refi></div>"
        }
      ],
      "application_type": 1,
      "first_publication": {
        "pn": "US11205304B2",
        "pbdt": 20230815
      },
      "earliest_priority_date": 20220112
    }
  ],
  "error_msg": "The request parameter format is incorrect！"
}